PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-058711

(43) Date of publication of application: 25.02.2000

(51)Int.CI.

H01L 23/12

H01L 23/50

(21)Application number: 10-355825

(71)Applicant: SHIIHIN SEIMITSU KOGYO KOFUN

YUGENKOSHI

(22)Date of filing:

15.12.1998

(72)Inventor: KO KENHEI

RA GYOYO

(30)Priority

Priority number: 98 87112600

Priority date: 31.07.1998


Priority country: TW

(54) SEMICONDUCTOR PACKAGE WITH BGA STRUCTURE OF CSP

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor package provided with the BGA(ball grid array) structure of a CSP(chip scaling package) which can be manufactured at a low cost through a simple manufacturing process.

SOLUTION: In a semiconductor package, a base 51 which has an openwork area in its intermediate section and a plurality of holes formed through the base 51 in a grid array-like state is brought into contact with lead terminals 52 of a lead frame, and the inner end sections of the terminals 52 are extended into the openwork area of the base 51. Then a die 53 is stuck and electrically connected to the inner end sections of the terminals 52, and the parts of the terminals 52 which are not in contact with the base 51 and the openwork area of the base 51 are covered with a molded sealing resin 55. Since the resin 50 does not flow in the holes of the base 51 in the molding process, solder balls 56 can be studded directly in the holes after molding.



LEGAL STATUS

[Date of request for examination]

15.12.1998

[Date of sending the examiner's decision of

04.04.2000

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-58711

(P2000-58711A)

(43)公開日 平成12年2月25日(2000.2.25)

(51) Int.Cl.7

酸別記号

FΙ

テーマコート*(参考)

HO1L 23/12

23/50

H01L 23/12

L

23/50

W

請求項の数15 OL (全 8 頁) 審査請求 有

(21)出願番号

特爾平10-355825

(22)出願日

平成10年12月15日(1998.12.15)

(31)優先権主張番号 87112600

(32)優先日

平成10年7月31日(1998.7.31)

(33)優先権主張国

台湾 (TW)

(71) 出願人 598172387

▲シィ▼品精密工業股▲分▼有限公司 台灣台中縣潭子鄉大豐路3段123號

(72) 発明者 黄 建 屏

台湾新竹縣竹東鎮五豐里康莊街26巷8號

(72) 発明者 羅 曉 餘

台湾台中縣潭子鄉大豐路3段123號

(74)代理人 100064746


弁理士 深見 久郎 (外3名)

(54) 【発明の名称】 CSPのBGA構造を備えた半導体パッケージ

(57) 【要約】

【課題】 製造工程が簡単で、生産コストの低いCSP (Chip Scaling Package) OBGA (Ball Grid Array)構造を備えた半導体パッケージを提供する。

【解決手段】 中間部の透し彫りエリアと、複数のグリ ッドアレイ状の孔洞とを開設したベース51を有し、こ のベース51をリードフレームのリード端子52に接触 させると共に、各リード端子52の内端部を上記ベース 51の透し彫りエリア内に延在させ、ダイ53を貼着し て電気的に上記リード端子52の内端部と接続し、モー ルディングにて成形される封止用樹脂体55で、上記ダ イ53と、上記リード端子52の上記ベース51に当接 されていない部分及び上記ベース51の透し彫りエリア を被覆する。なお、モールディング工程において、封止 用樹脂55は、上記ベース51に開設した孔洞内に流れ ず、モールディング完成後、上記孔洞内に直接ソルダボ ール56の植設が可能となる。



【特許請求の範囲】

【請求項1】 中間部に透かし彫りエリアを設け、少なくとも両側部にグリッドアレイ状をなす複数の孔洞が穿設され、反対する第1の表面と第2の表面を有する非導電の基層と、

前記基層の第2の表面に当接され、反対する上表面と下表面を有し、内端部をそれぞれ隔てしめるとともに前記基層の透かし彫りエリア内に延在させ、前記上表面が前記基層の各孔洞に対応する複数のリード端子と、

前記各リード端子の下表面に粘着されているとともに上 面部と下表面を有するダイと、

前記ダイと前記リード端子を電気的に接続するように前記ダイの上面部と前記リード端子の上表面の内端側を接続するボンディングワイヤと、

前記基層の各孔洞を穿設する部分を露出させるように前記ダイ、前記ポンディングワイヤ、リード端子の基層と 当接されていない部分および基層の透かし彫りエリアを 包囲する封止用樹脂体と、

電気的に前記リード端子の上表面に接続するように前記 基層の孔洞に植設されているとともに該孔洞から露出す る複数のソルダボールとを備えているCSPのBGA構 造を備えた半導体パッケージ。

【請求項2】 前記基層が非導電の耐高温材料で製作されたものであることを特徴とする、請求項1に記載の半導体パッケージ。

【請求項3】 前記基層がポリイミド樹脂で製作された ものであることを特徴とする、請求項2に記載の半導体 パッケージ。

【請求項4】 前記基層がソルダマスクで製作されたものであることを特徴とする、請求項1に記載の半導体パッケージ。

【請求項5】 前記ソルダマスクは、エポキシ樹脂で製作されたものであることを特徴とする、請求項4に記載の半導体パッケージ。

【請求項6】 前記ボンディングワイヤが金線であることを特徴とする、請求項1に記載の半導体パッケージ。

【請求項7】 前記ダイの上面の中央部に前記ボンディングワイヤの一端を接続するためのボンドパッドを設けることを特徴とする、請求項1に記載の半導体パッケージ。

【請求項8】 前記封止用樹脂体の前記ダイ上方に位置する部分の投影面積が、前記基層の透かし彫りエリア面積にほぼ同じであることを特徴とする、請求項7に記載の半導体パッケージ。

【請求項9】 前記ソルダボールは、前記リード端子の 上表面に接着する根元部分と前記基層の孔洞の外部へ露 出するボール部分とを有することを特徴とする、請求項 1に記載の半導体パッケージ。

【請求項10】 前記基層の厚さが200μm以下であることを特徴とする、請求項1に記載の半導体パッケー

ジ。

【請求項11】 前記封止用樹脂体の投影面積が前記ダイの面積の1.2倍以下であることを特徴とする、請求項1に記載の半導体パッケージ。

【請求項12】 前記リード端子は、鉄とニッケルの合金で製作されたものであることを特徴とする、請求項1に記載の半導体パッケージ。

【請求項13】 前記リード端子が銅合金で製作された ものであることを特徴とする、請求項1に記載の半導体 パッケージ。

【請求項14】 中間部に透かし彫りエリアを設け、少なくとも両側部にグリッドアレイ状をなす複数の孔洞が 穿設され、反対する第1の表面と第2の表面を有する非 導電の基層と、

前記基層の第2の表面に当接され、反対する上表面と下表面を有し、内端部をそれぞれ隔てしめるとともに前記基層の透かし彫りエリア内に延在させ、前記上表面が前記基層の各孔洞に対応する複数のリード端子と、

前記各リード端子の下表面に粘着されているとともに、 上面部と下表面を有するダイと、

前記ダイと前記リード端子とを電気的に接続するように 前記ダイの上面部と前記リード端子の上表面の内端側と を接続するボンディングワイヤと、

前記基層の各孔洞を穿設する部分と前記リード端子の下 表面の外端部をそれぞれ露出させるように前記ダイ、前 記ポンディングワイヤ、リード端子の基層と当接されて いない部分および基層の透かし彫りエリアを包囲する封 止用樹脂体と、

電気的に前記リード端子の上表面に接続するように前記 基層の孔洞に植設されているとともに該孔洞から露出する複数のソルダボールを備えているCSPのBGA構造を備えた半導体パッケージ。

【請求項15】 中間部に透かし彫りエリアを設け、少なくとも両側部にグリッドアレイ状をなす複数の孔洞が 穿設され、反対する第1の表面と第2の表面を有する非 導電の基層と、

前記基層の第2の表面に当接され、反対する上表面と下 表面を有し、内端部をそれぞれ隔てしめるとともに前記 基層の透かし彫りエリア内に延在させ、前記上表面が前 記基層の各孔洞に対応する複数のリード端子と、

前記各リード端子の下表面に粘着されているとともに上 面部と下表面を有するダイと、

前記ダイと前記リード端子を電気的に接続するように前記ダイの上面部と前記リード端子の上表面の内端側を接続するボンディングワイヤと、

前記基層の各孔洞を穿設する部分と前記ダイの下表面を それぞれ露出させるように前記ダイ、前記ボンディング ワイヤ、リード端子の基層と当接されていない部分およ び基層の透かし彫りエリアを包囲する封止用樹脂体と、 電気的に前記リード端子の上表面に接続するように前記 基層の孔洞に植設されているとともに該孔洞から露出する複数のソルダボールとを備えているCSPのBGA構造を備えた半導体パッケージ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体パッケージに関し、特に、チップスケーリングパッケージ(Chip Scaling Package - 以下、CSPと称する。)構造をセンタボンドパッド(center bond pad)に備えるチップの半導体パッケージに関する。

[0002]

【従来の技術】図11は、従来のリード式半導体装置1の構造を示す断面図である。図に示されているようにリードフレーム11において、両面粘着フィルム110をリード端子111の上にあらかじめ貼着し、ダイ(die)12を上記両面フィルム110上に貼着させ、このダイ12を金線(gold wire) 13にて、ダイ12を中心に外側へ輻射延在するリード端子111の内側部111a上に電気的に接続させ、上記ダイ12を貼着したリードフレーム111を成形金型(molding die)内に配置して封止を行ない、封止用樹脂体14でダイ12と、金線13と、リード端子111の内側部分を封止して配金線13と、リード端子111の内側部分を封止して記録13と、リード端子111の内側部分を封止して半導体装置1のパッケージを完成する。半導体装置1はモールディング工程で生じる樹脂パリや、レジンカット後のレジン残りを除去し、リード加工後、電子部品に使用されるプリント回路板上に装着可能となる。

【0003】しかし、この半導体装置 1 がその封止用樹脂体 1 4 の相対する両側より露出するリード端子外側部 1 1 1 b間のピッチは、両相対側縁間のピッチよりも大きく、上記半導体装置 1 の封止用樹脂体 1 4 投影区域外において、リード端子 1 1 1 の外部リード部分が投影して形成するスカートエリア(skirt area)を形成し、このスカートエリアが半導体装置 1 のプリント回路板装着において、余分な面積を占有するため、隣接する半導体装置 1 が有効的に接近できず、上記半導体装置 1 を用いるプリント回路板の面積縮小が難しくなり、電子部品をより軽、薄、短、小に設計する傾向に適合できない。

【0004】上記問題の解決を鑑み、ボールグリッドアレイ(Ball Grid Array - 以下、BGAと称する。)式半導体装置が開発され、図12は、従来のBGA半導体装置2の構造を示す断面図である。一般にBGA半導体装置2においては、基板21上に粘着されるダイ22と、上記ダイ22の上表面に設ける複数のボンディングパッド23と、上記ボンディングパッド23と上記起板21の上表面211上に敷設する第1の導電トレース(electrically conductive trace)212間を接続する金線24(wire bonding)とを有し、上記第1の導電トレース212は、上記基板21上に設ける貫通孔(vias)213を介して基板21の下表面214上の第2の導電トレース215と接続され、上記ダイ22、金線2

4および基板21の上表面211をモールディング封止することにより、上記ダイ22および金線24の領域を被覆した後、ソルダボール(solder ball)25を上記第2の導電トレース215終端のコンタクトパッド(contact pad)216上に植設し、ダイ22が電気的に上記ソルダボール25に接続する。なお、通常のソルダボール25は、アレイ状の配置構成で形成される。

【0005】上記BGA半導体装置2は、その基板21の下表面214の全面をソルダボール25の植設に供し、I/Oのリード端子として用いる。なお、上記ソルダボール25が基板21下表面214に植設されるため、半導体装置1のリード端子が利用し得る空間が封止用樹脂体14周縁のみであるのに比べて、比較的大きい利用空間を備える。よって、基板21の面積が上記中におけるリード端子の外部リードによる余分占有空間のおけるリード端子の外部リードによる余分占有空間のカートエリア形成がない。このBGA半導体装置2を使用する場合においても、同時に2つ以上のBGA半導体装置2を使用する場合においても、両者間の間隙縮減により、使用空間の有効節減が可能となる。

【0006】しかしながら、このBGA半導体装置2の金線24は、ダイ22の4周縁から外側に向けて輻射状に延在して基板21上表面211上の第1の導電トレース212に至るため、モールディング封止の場合、封止用樹脂体26の投影面積が、ダイ22から外向き輻射状に延在する金線24の延在エリアを被覆し得るようにであため、封止用樹脂体26の投影面積は、ダイ22の投影面積よりはるかに大きくなり、BGA半導体装置2の投影面積は、が高価であり、おつい場間と関連を表現して半導体装置2の基板材料が高価であり、かつ、導電トレースの敷設と貫通孔開設は製造に困難をもたらすため、コストが高くなり、また、上記半導体装置1との構造も異なるため、従来の封止工程に適用できず、設備の新調による生産原価アップの問題がある。

【0007】よって、CSP型のBGA半導体装置が、上記BGA半導体装置の体積縮減を図るために開発される。図13は、CSP型BGA半導体装置3の概略構造を示す断面図であって、基板31の投影面積をダイ32の投影面積よりもやや大きくして、モールディング封止後の製品体積を大幅に縮減する。しかし、このCSP型BGA半導体装置3は、フリップチップ(flip chip)およびはんだ隆起(solder bumping)などの先進製造技術を使用し、BGA式基板を採用するため、コストが事常に高価となり、高付加価値の高1/〇半導体素子にのみ適用され、低1/〇半導体素子において、CSPまたはBGA構造を用いて製造することは、工程が複雑でコストが高価であるという問題があった。

【0008】業界諸氏が開発した、より低い生産コスト で製作するBGA構造を備えた低 I / 〇半導体装置に は、米国特許 5,663,594号が提示したものがあり、従来 のリードフレームを基材として、従来のモールディング 方式にて封止を行ない、かつ、従来のワイヤボンディン グ (wire bonding) 技術で製作するBGA構造を備えた 半導体装置である。図14に示すこのBGA構造を備え た半導体装置4は、ダイ42をリードフレーム41のリ ード端子412内端上に配置し、非導電樹脂を介してリ ード端子412の上表面に粘着させ、上記ダイ42とリ ード端子412内端部をそれぞれの金線43でボンディ ングすることによりダイ42とリード端子412とを電 気的に接続し、封止用樹脂でモールディング封止して、 上記リード端子412、ダイ42と金線43を被覆する 封止樹脂体44に形成した場合、各リード端子412の 下表面に対応する部分には、孔洞を留置し、封止樹脂体 44で成形された後、各孔洞内にソルダボール45を植 設し、ソルダボール45を介してリード端子412がプ リント回路板上のプリント回路と電気的に接続する。

[0009]

【発明が解決しようとする課題】上記BGA構造を備え る半導体装置4は、体積縮減が顕著であり、また、従来 の封止装置と製造工程を利用することができるが、上記 構造は周辺ボンドパッド (peripheral bond pad) にの み適用し、センタボンドパッド (center bond pad) の ダイでは、なおも製造工程上の問題点が存在する。リー ド端子412を有効的に封止樹脂体44で被覆するに は、上記リード端子412下表面と封止樹脂体44底面 間の厚さが薄すぎないようにすべきである。さもなけれ ば、固形化成形工程において、容易に封止樹脂体44の 亀裂が生じるため、半導体装置の薄型化は難しく、ま た、モールディング封止工程において、リード端子41 2の下表面と外部とを連通する孔洞を設置しなければな らない。かつ、孔洞の孔径が小さく、インジェクション 封止樹脂の場合、上記孔洞の底部にフラッシュ(flash) 現象を構成し、孔洞内に露出するリード端子412 の下表面をも汚染し、ボール植設時に、ソルダボール4 5が直接リード端子412の下表面上に植設することが できず、製品の歩留りが悪化する。よって、業界では、 モールディング封止工程を完成した後に、孔洞洗浄の前 処理を行ない、洗浄処理後にボール植設作業を行なう。 しかし、この操作では、工程が複雑となり、また、生産 コストアップともなるため、改善が必要である。

【OO10】したがって、本発明の目的は、製造工程が 簡単で、生産コストの低いCSPのBGA構造を備えた 半導体パッケージを提供することである。

【0011】本発明の他の目的は、有効的に厚さを薄型化して、薄型半導体製品の要求に適合したCSPのBGA構造を備えた半導体パッケージを提供することである。

【〇〇12】本発明のさらに他の目的は、従来の封止装置と工程によって、センタボンドパッドのダイ製作に適合するCSPのBGA構造を備えた半導体パッケージを提供することである。

【0013】本発明のさらに他の目的は、BGA式基板を使用せずに、直接リードフレームを基材として使用したCSPのBGA構造を備えた半導体パッケージを提供することである。

[0014]

【課題を解決するための手段】本発明の上記目的によっ て提供されるCSPのBGA構造を備えた半導体パッケ ―ジは、中間部に透かし彫りエリアを設け、少なくとも 両側部にグリッドアレイ状をなす複数の孔洞が穿設さ れ、反対する第1の表面と第2の表面を有する非導電の 基層と、上記基層の第2の表面に当接され、反対する上 表面と下表面を有し、内端部をそれぞれ隔てしめるとと もに上記基層の透かし彫りエリア内に延在させ、上記上 表面が上記基層の各孔洞に対応する複数のリード端子 と、上記各リード端子の下表面に粘着されているととも に上面部と下表面を有するダイと、上記ダイと上記リー ド端子を電気的に接続するように上記ダイの上面部と上 記リード端子の上表面の内端側を接続するボンディング ワイヤと、上記基層の各孔洞を穿設する部分を露出させ るように上記ダイ、上記ボンディングワイヤ、リード端 子の基層と当接されていない部分および基層の透かし彫 リエリアを包囲する封止用樹脂体と、電気的に上記リー ド端子の上表面に接続するように上記基層の孔洞に植設 されているとともに該孔洞から露出する複数のソルダボ ールとを備えているCSPのBGA構造を備えている。

【0015】本発明の他の局面においては、上記封止用 樹脂体を固形化成形後、ダイの底面部を封止用樹脂体外 に露出させて、ベア結晶 (bare crystal) モードを構成 する。

【0016】本発明のさらに他の局面においては、上記リード端子の外側部分を上記封止用樹脂体の外に露出させることにより、本発明の半導体パッケージの少なくとも2つが上下に重なる場合、上位置側の半導体パッケージのソルダボールが下方半導体パッケージの上記リード端子露出部分に接触して、電気的接続をなす。

【0017】本発明に称する「基層」とは、エポキシ樹脂製の非導電ソルダマスク、または、非導電の耐高温材料、たとえば、ポリイミド樹脂製の非導電テープなどが用いられる。また、テープを基層に使用した場合、貼着方式にてテープとリードフレームのリード端子とを接着し、また、ソルダマスクを基層として使用する場合は、塗布方式でソルダマスクとリードフレームのリード端子とを接着する。

[0018]

【発明の実施の形態】以下、本発明に基づいた各実施の 形態におけるCSPのBGA構造を備えた半導体パッケ ージについて図を参照しながら説明する。

【0019】(実施の形態1)実施の形態1におけるCSPのBGA構造を備える半導体パッケージ5は、図1から図3に示すように、基層としてのベース51(ソルダマスク使用可)と、上記ベース51上に貼設した複数のリード端子52と、上記リード端子52の下表面524に貼着されたダイ53と、電気的に上記ダイ53と上記リード端子52の内端部を接続するボンディングワイヤとしての金線54と、上記ダイ53、金線54とリード端子52を被覆する封止用樹脂体55と、上記ベース51上に植設してグリッドアレイの孔洞511を開設した上記孔洞511内のソルダボール56とを備える。

【0020】図1と図2に示すように、鉄とニッケルとの合金または銅合金で製作されたリード端子52は、その外端部522を矩形状スカートストリップ(skirt strip)523上に接続してリードフレーム50を形成する。なお、上記各リード端子52は、それぞれの上表面525と下表面524とを有する。

【0021】また、図1と図3に示すように、上記べ一 ス51はポリイミド樹脂の耐高温高分子材料で構成さ ・ れ、中間位置に透かし彫りエリア512を形成し、各孔 洞511をグリッドアレイ状に、上記透かし彫りエリア 512の長さ方向の両側上に開設するとともに、第2の 表面と第1の表面を有する。なお、孔洞511は、第1 の表面から第2の表面に通じる貫通孔から構成される。 【0022】また、上記ソルダポール56を各孔洞51 1内に植設した場合に、上記ソルダボール56は、リー ド端子52の上表面525上の根元561および上記孔 洞511の外部へ露出するボール部562を形成する。 【0023】上記CSPのBGA構造を備える半導体パ ッケージの製造工程は、まず、ベース51をリード端子 52の上表面525上に粘着するとともに、各リード端 子52内端部521を上記ベース51の透かし彫りエリ ア512内に延在させ、各孔洞511を図4に示すよう に各リード端子52の上表面525に相対させる。各リ ード端子52の上表面525は、ベース51が被覆され るエリアにおいて、それぞれの相対する上記孔洞511 の部分を有し、孔洞511を介して外部に露出される。 リード端子52の下表面524上に従来の貼着用両面フ ィルム57を粘着した後、ダイ53を上記両面フィルム 57上に貼着し、リード端子52にてダイ53を支持す るとともに、ダイ53を図5に示すように上記リード端

【0024】次に、金線54の一端をダイ53の上面部531上のボンドパッド(図示省略)に接続する。金線54の他端は、リード端子52の内端部521の上表面525上の適当箇所において、ダイ53を電気的にリード端子52とボンディングする。ボンディングが完成すれば、図6に示すように、封止用金型58内でモールデ

子52の上に固定する。なお上記ダイ53とリード端子

52の貼着は、従来の非導電銀口ウを用いて行なう。

ィングを行なう。モールディング作業完成後、固体成形 後の封止用樹脂体55が上記ダイ53、金線54および リード端子52のベース51に貼着されていない部分を 被覆する。封止用樹脂体55は、ベース51に孔洞51 1を設ける部分を被覆しないため、封止用樹脂の注入時 において、樹脂のフロー (flow) が孔洞511に流れ ず、モールディング作業が完成し、封止用樹脂55が成 形固化された後においても、孔洞511内は封止用樹脂 の汚染がなく、清潔に保持され、ソルダボールの即時植 設作業が可能であり、図7に示すように、ソルダボール 56をそれぞれの各上記孔洞511内に植設し、リード 端子52とソルダボール56とを電気的に接続し、樹脂 バリ除去や、レジンカットなどの作業でリード端子52 とスカートエリア523 (図2参照)を分割して、本発 明のCSP構造を備えた半導体パッケージ5を完成す る。なお、上記半導体パッケージ5の封止用樹脂体55 の投影面積は、ダイ53の面積の約1.2倍以下である ことを基準とし、上記封止用樹脂体のダイ53上方に位 置する部分の投影面積は、ベース51の透かし彫りエリ ア512 (図3参照) 面積にほぼ同じであることを基準

【0025】本発明に基づいて完成されたCSPのBG A構造を備えた半導体パッケージ5は、プリント回路板 上に装設され、ソルダボール56を介して、電気的にプ リント回路板と接続する。I/Oとして作用するソルダ ボール56は、上記半導体パッケージ5の底面上に配置 されるため、BGA構造の効果を有し、また、従来のB GA基板における、その上下両表面上に導電トレースの 敷設と貫通孔の開設を伴う方式と異なり、常用のリード 端子、ボンディング方式およびモールディング工程を使 用すればよい。よって、本発明に基づくCSPのBGA 構造を備えた半導体パッケージ5の製造コストを低減で きる。なお、上記のベース51とリード端子52との粘 着方式については、リード端子52上表面525に対す る封止用樹脂体55の被覆を省き、亀裂現象が発生しな い膜厚200μm以下の軟性ペース51を使用すること により、本発明に基づくCSPのBGA構造を備えた半 導体パッケージ5を薄型半導体製品の要求に適合させ得 る。ただし、上記膜厚の200µmとは厳密な意味での 200μmではなく、約200μmという概念を包含す

【0026】なお、本発明に基づく場合、そのモールディング封止工程において、封止樹脂のフローが孔洞511を設けたベース51の部分に流れないため、モールディング作業完成後の孔洞511において、封止樹脂の汚染がなく、また、樹脂のランオーバー(run over)現象もない。よって、従来のリードフレームを基材とするBGA構造を備える半導体装置において必要であった、モールディング完成後に孔洞の洗浄を行なう前処理を必要としないため、封止樹脂の汚染あるいはランオーバーな

どの除去後、ソルダボール植設作業を問題なく行なうことができる。すなわち、本発明はモールディング完成後、直接ソルダボール植設作業を行なうため、工程の簡略化となり製造コストの低減が可能となる。

【0027】(実施の形態2)図8に本発明の実施の形態2に基づいたCSPのBGA構造を備えた半導体パッケージ5′を示す。この実施の形態に基づいたCSPのBGA構造を備えた半導体パッケージ5′は、実施の形態1に提示されたものと略同するが、モールディング完成後の固体化成形される封止用樹脂体55′は、ダイ53′の底面部532′を被覆しない。すなわち、ダイ53′の底面部532′は、封止用樹脂体55′から露出し、直接大気と接触している。このベア結晶モードの封止方法は、製作されたCSPのBGA構造を備えた半導体パッケージ5′に、よりよき放熱効果を提供するため、上記ダイ53′の導電後に生成する熱量は直接大気中に放散される。

【0028】(実施の形態3)図9に本発明の実施の形 態3を示す。この実施の形態に基づいたCSPのBGA 構造を備えた半導体パッケージ5"は、実施の形態1に 提示されたものと略同する。実施の形態1との差異は、 リード端子52"外端部の下表面522"を封止用樹脂 体55″で被覆せずに、封止用樹脂体55″外に露出さ せる点にある。この構造は、2個以上の半導体装置が上 下に重なるために供され、図10が示すように、CSP のBGA構造を備えた半導体パッケージ5A″、5B″ および50″が上下方向に重畳して接触し、中間位置の 半導体パッケージ5 B ″底面上のソルダボール56 B ″ を半導体パッケージ5A"封止用樹脂体の外に露出する 外端部522B"上に接触させる。上記方式で重畳配置 された半導体パッケージ5A"、5B"および5C" は、電気的に接続される。なお、実施の形態3の半導体 パッケージ5″も、実施の形態2に提示するベア結晶モ ~ドを採用することができる。

【0029】以上の記述は、本発明の特徴と効果とを実施例によって解釈したのみであって、発明の実施可能範囲を定義するものではない。本発明が開示する主旨と原理に基づいて完成される同効果の変更と修飾、たとえば、透かし彫りエリアの形状を矩形、楕円形または多角形状などにすることなどは、特許請求の範囲の範囲内に包含されるべきである。

【0030】したがって、今回開示した上記実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【図面の簡単な説明】

【図1】本発明に基づいた実施の形態1におけるCSP のBGA構造を備えた半導体パッケージの断面図であ る。

【図2】本発明に基づいた実施の形態1におけるCSPのBGA構造を備えた半導体パッケージに使用されたリードフレームの平面図である。

【図3】本発明に基づいた実施の形態1におけるCSPのBGA構造を備えた半導体パッケージに使用されたベースの平面図である。

【図4】本発明に基づいた実施の形態1におけるCSPのBGA構造を備えた半導体パッケージに使用されたリードフレームとベースとを貼着した後の平面図である。

【図5】本発明に基づいた実施の形態1におけるCSPのBGA構造を備えた半導体パッケージにおいて、ベースを貼着したリードフレーム上にダイを配設したときの断面図である。

【図6】図5に示す構成部品を封止用金型内に配置した ときの断面図である。

【図7】図5に示す構成部品に対する封止およびボール の植設を完成して、レジンカットが行なわれているとき を示す動作図である。

【図8】本発明に基づいた実施の形態2におけるCSPのBGA構造を備えた半導体パッケージの断面図である。

【図9】本発明に基づいた実施の形態3におけるCSPのBGA構造を備えた半導体パッケージの断面図である。

【図10】本発明に基づいた実施の形態3におけるCSPのBGA構造を備えた半導体パッケージを3つ上下に重ねたときの断面図である。

【図 1 1】従来技術におけるリード式半導体装置の断面 図である。

【図12】従来技術におけるBGA半導体装置の断面図 である。

【図13】従来技術におけるCSPのBGA半導体装置の断面図である。

【図14】従来技術におけるリードフレームを基材とするBGA構造の半導体装置の断面図である。

【符号の説明】

- 1 リード式半導体装置
- 2 BGA半導体装置
- 3 CSPのBGA半導体装置
- 4 リードフレームを基材とするBGA構造の半導体装置

5、5′、5″、5A″、5B″、5C″ CSPのB GA構造を備えた半導体パッケージ

- 11 リードフレーム
- 12 ダイ
- 13 金線
- 14 封止用樹脂体
- 21 基板
- 22 ダイ

23 ボンディングパッド 金線 ソルダボール 25 26 封止用樹脂体 3 1 基板 32 ダイ 41 リードフレーム 42 ダイ 43 金線 44 封止用樹脂体 45 ソルダボール 50 リードフレーム 51 ベース

52、52" リード端子 53、53" ダイ 5 4 金線

55、55′、55″ 封止用樹脂体 56、56B"、56C" ソルダボール 57 貼着用両面フィルム

58 封止用金型 110 貼着用両面フィルム 111 リード端子

111a 内端部 111b 外端部 211 上表面 212 第1の導電トレース 213 貫通孔 214 下表面

215 第2の導電トレース 216 ポンディングパッド 4 1 2 リード端子

511 孔洞 512 透かし彫りエリア 514 第1の表面 513 第2の表面

521 内端部 522、522"、522A"、522B" 外端部

523 スカート 524 下表面 525 上表面 531 上面部 532 底面部 561 根元 562 ボール部

【図1】 【図2】 【図3】 【図4】 【図8】

【図5】

